Kompletní vysvětlení procesu výroby čipu (2/2): od destičky po balení a testování

Výroba každého polovodičového produktu vyžaduje stovky procesů a celý výrobní proces je rozdělen do osmi kroků:zpracování plátků - oxidace - fotolitografie - leptání - nanášení tenkých vrstev - propojení - testování - balení.

Krok 5: Nanášení tenkého filmu

Abychom vytvořili mikrozařízení uvnitř čipu, musíme průběžně ukládat vrstvy tenkých filmů a odstraňovat přebytečné části leptáním a také přidávat nějaké materiály k oddělení různých zařízení. Každý tranzistor nebo paměťová buňka je postavena krok za krokem výše uvedeným procesem. „Tenký film“, o kterém zde mluvíme, označuje „film“ o tloušťce menší než 1 mikron (μm, jedna miliontina metru), který nelze vyrobit běžnými mechanickými metodami zpracování. Proces umístění filmu obsahujícího požadované molekulární nebo atomové jednotky na destičku je „depozice“.

Abychom vytvořili vícevrstvou polovodičovou strukturu, musíme nejprve vytvořit sadu zařízení, to znamená střídavě naskládat více vrstev tenkých kovových (vodivých) filmů a dielektrických (izolačních) filmů na povrch destičky a poté odstranit přebytečné vrstvy. části prostřednictvím opakovaných procesů leptání za účelem vytvoření trojrozměrné struktury. Techniky, které lze použít pro depoziční procesy, zahrnují chemickou depozici z plynné fáze (CVD), atomovou vrstvu depozice (ALD) a fyzikální depozici z plynné fáze (PVD), přičemž metody využívající tyto techniky lze rozdělit na suchou a mokrou depozici.

Chemická depozice z par (CVD)

Při chemické depozici z plynné fáze reagují prekurzorové plyny v reakční komoře za vzniku tenkého filmu připojeného k povrchu plátku a vedlejších produktů, které jsou čerpány z komory. Plazmou zesílená chemická depozice z par využívá plazmu k vytvoření reakčních plynů. Tato metoda snižuje reakční teplotu, takže je ideální pro konstrukce citlivé na teplotu. Použití plazmy může také snížit počet depozic, což často vede k filmům vyšší kvality.

Nanášení atomové vrstvy (ALD)

Depozice atomové vrstvy vytváří tenké filmy ukládáním pouze několika atomárních vrstev najednou. Klíčem k této metodě je cyklování nezávislých kroků, které jsou prováděny v určitém pořadí a udržování dobré kontroly. Potažení povrchu plátku prekurzorem je prvním krokem a poté se zavádějí různé plyny, aby reagovaly s prekurzorem za vzniku požadované látky na povrchu plátku.

Fyzikální depozice par (PVD)

Jak název napovídá, fyzikální depozice par se týká tvorby tenkých vrstev fyzikálními prostředky. Naprašování je metoda fyzikálního napařování, která využívá argonovou plazmu k rozprašování atomů z terče a jejich ukládání na povrch plátku za vzniku tenkého filmu. V některých případech lze nanesený film upravit a zlepšit pomocí technik, jako je ultrafialové tepelné ošetření (UVTP).

Krok 6: Propojení

Vodivost polovodičů je mezi vodiči a nevodiči (tedy izolanty), což nám umožňuje plně řídit tok elektřiny. Litografie, leptání a nanášení na bázi waferů mohou vytvářet komponenty, jako jsou tranzistory, ale je třeba je propojit, aby bylo možné přenášet a přijímat energii a signály.

Kovy se používají pro propojení obvodů kvůli jejich vodivosti. Kovy používané pro polovodiče musí splňovat následující podmínky:

· Nízký odpor: Protože kovovými obvody musí procházet proud, měly by mít kovy v nich nízký odpor.

· Termochemická stabilita: Vlastnosti kovových materiálů musí zůstat během procesu spojování kovů nezměněny.

· Vysoká spolehlivost: Jak se technologie integrovaných obvodů vyvíjí, i malá množství kovových spojovacích materiálů musí mít dostatečnou trvanlivost.

· Výrobní náklady: I když jsou splněny první tři podmínky, materiálové náklady jsou příliš vysoké na to, aby pokryly potřeby hromadné výroby.

Proces propojení využívá především dva materiály, hliník a měď.

Proces propojení hliníku

Proces propojení hliníku začíná depozicí hliníku, aplikací fotorezistu, expozicí a vyvoláním, po kterém následuje leptání, aby se selektivně odstranil veškerý přebytečný hliník a fotorezist před vstupem do procesu oxidace. Po dokončení výše uvedených kroků se fotolitografie, leptání a nanášení opakují, dokud není propojení dokončeno.

Kromě vynikající vodivosti se hliník také snadno fotolitografuje, leptá a nanáší. Kromě toho má nízkou cenu a dobrou přilnavost k oxidovému filmu. Jeho nevýhodou je, že snadno koroduje a má nízký bod tání. Kromě toho, aby hliník nereagoval s křemíkem a způsoboval problémy se spojením, je třeba přidat kovové usazeniny, aby se hliník oddělil od plátku. Toto ložisko se nazývá „bariérový kov“.

Hliníkové obvody jsou tvořeny depozicí. Poté, co plátek vstoupí do vakuové komory, přilne k plátku tenký film tvořený hliníkovými částicemi. Tento proces se nazývá „depozice z plynné fáze (VD)“, která zahrnuje chemickou depozici z par a fyzikální depozici z par.

Proces propojení mědi

S tím, jak se polovodičové procesy stávají sofistikovanějšími a velikosti zařízení se zmenšují, rychlost připojení a elektrické vlastnosti hliníkových obvodů již nejsou dostatečné a jsou zapotřebí nové vodiče, které splňují požadavky na velikost i náklady. První důvod, proč měď může nahradit hliník, je ten, že má nižší odpor, což umožňuje rychlejší připojení zařízení. Měď je také spolehlivější, protože je odolnější vůči elektromigraci, pohybu kovových iontů, když proud protéká kovem, než hliník.

Měď však snadno netvoří sloučeniny, což ztěžuje odpařování a odstraňování z povrchu plátku. Abychom tento problém vyřešili, místo leptání mědi nanášíme a leptáme dielektrické materiály, které tvoří vzory kovových čar skládající se z příkopů a prokovů tam, kde je to potřeba, a poté vyplňujeme výše uvedené „vzorce“ mědí, abychom dosáhli vzájemného propojení, což je proces nazývaný „damascénský“ .

Jak atomy mědi pokračují v difúzi do dielektrika, jeho izolace se snižuje a vytváří bariérovou vrstvu, která blokuje atomy mědi před další difúzí. Na bariérové ​​vrstvě se pak vytvoří tenká měděná vrstva. Tento krok umožňuje galvanické pokovování, což je vyplnění vzorů s vysokým poměrem stran mědí. Po naplnění lze přebytečnou měď odstranit chemickým mechanickým leštěním kovů (CMP). Po dokončení může být nanesen oxidový film a přebytečný film může být odstraněn fotolitografií a leptáním. Výše uvedený proces je třeba opakovat, dokud nebude dokončeno měděné propojení.

Z výše uvedeného srovnání je vidět, že rozdíl mezi měděným propojením a hliníkovým propojením je ten, že přebytečná měď je odstraněna kovovým CMP spíše než leptáním.

Krok 7: Testování

Hlavním cílem testu je ověřit, zda kvalita polovodičového čipu odpovídá určitému standardu, aby se eliminovaly vadné výrobky a zlepšila se spolehlivost čipu. Kromě toho testované vadné produkty nevstoupí do kroku balení, což pomáhá šetřit náklady a čas. Elektronické třídění v matrici (EDS) je zkušební metoda pro destičky.

EDS je proces, který ověřuje elektrické charakteristiky každého čipu ve stavu wafer a tím zlepšuje výtěžnost polovodiče. EDS lze rozdělit do pěti kroků takto:

01 Monitorování elektrických parametrů (EPM)

EPM je prvním krokem v testování polovodičových čipů. Tento krok otestuje každé zařízení (včetně tranzistorů, kondenzátorů a diod) potřebné pro polovodičové integrované obvody, aby bylo zajištěno, že jejich elektrické parametry splňují normy. Hlavní funkcí EPM je poskytovat naměřená elektrická charakteristická data, která budou použita ke zlepšení efektivity procesů výroby polovodičů a výkonu produktu (nikoli k detekci vadných produktů).

02 Test stárnutí oplatky

Míra defektů polovodičů vychází ze dvou aspektů, a to z míry výrobních vad (vyšší v rané fázi) az míry defektů v celém životním cyklu. Test stárnutí destičky se týká testování destičky při určité teplotě a AC/DC napětí, aby se zjistily produkty, které mohou mít vady v rané fázi, to znamená, aby se zlepšila spolehlivost konečného produktu odhalením potenciálních vad.

03 Detekce

Po dokončení testu stárnutí je třeba polovodičový čip připojit k testovacímu zařízení pomocí karty sondy a poté lze na waferu provést testy teploty, rychlosti a pohybu pro ověření příslušných funkcí polovodiče. Popis konkrétních testovacích kroků naleznete v tabulce.

04 Oprava

Oprava je nejdůležitějším testovacím krokem, protože některé vadné čipy lze opravit výměnou problematických součástí.

05 Tečkování

Čipy, které neuspěly v elektrickém testu, byly vytříděny v předchozích krocích, ale stále je třeba je označit, aby je bylo možné rozlišit. V minulosti jsme potřebovali vadné čipy označit speciálním inkoustem, aby bylo možné je identifikovat pouhým okem, ale nyní je systém automaticky třídí podle hodnoty testovacích dat.

Krok 8: Balení

Po několika předchozích procesech vytvoří wafer čtvercové čipy stejné velikosti (také známé jako "jednotlivé čipy"). Další věcí, kterou musíte udělat, je získat jednotlivé třísky řezáním. Nově nařezané třísky jsou velmi křehké a nedokážou si vyměňovat elektrické signály, takže je třeba je zpracovávat samostatně. Tento proces je balení, které zahrnuje vytvoření ochranného obalu vně polovodičového čipu a umožnění výměně elektrických signálů s vnějším povrchem. Celý proces balení je rozdělen do pěti kroků, a to řezání plátků, připevnění jednoho čipu, propojení, lisování a testování obalu.

01 Řezání plátků

Abychom z oplatky vyřezali nespočet hustě uspořádaných třísek, musíme nejprve pečlivě „nabrousit“ zadní stranu oplatky, dokud její tloušťka nebude odpovídat potřebám procesu balení. Po broušení můžeme řezat podél rysky na destičce, dokud se neoddělí polovodičový čip.

Existují tři typy technologie řezání plátků: řezání kotoučem, řezání laserem a řezání plazmou. Čepelové kostičky je použití diamantového kotouče k řezání plátku, který je náchylný k třecímu teplu a nečistotám, a tím k poškození plátku. Laserové kostičky mají vyšší přesnost a lze s ním snadno manipulovat s destičkami s tenkou tloušťkou nebo s malým rozestupem rysek. Plazmové kostkování využívá principu plazmového leptání, takže tato technologie je použitelná i při velmi malých roztečích rysek.

02 Nástavec na jeden plátek

Poté, co jsou všechny čipy odděleny od waferu, musíme jednotlivé čipy (jednotlivé wafery) připevnit k substrátu (olověnému rámu). Funkcí substrátu je chránit polovodičové čipy a umožnit jim výměnu elektrických signálů s vnějšími obvody. K připevnění čipů lze použít tekutá nebo pevná lepidla na pásky.

03 Propojení

Po připojení čipu k substrátu musíme také spojit kontaktní body obou, abychom dosáhli výměny elektrického signálu. V tomto kroku lze použít dva způsoby připojení: drátové spojení pomocí tenkých kovových drátů a spojení flip chip pomocí kulových zlatých bloků nebo cínových bloků. Drátové spojování je tradiční metoda a technologie flip chip spojování může urychlit výrobu polovodičů.

04 Lisování

Po dokončení připojení polovodičového čipu je nutný proces lisování pro přidání pouzdra na vnější stranu čipu, aby byl polovodičový integrovaný obvod chráněn před vnějšími podmínkami, jako je teplota a vlhkost. Poté, co je obalová forma vyrobena podle potřeby, musíme do formy vložit polovodičový čip a epoxidovou formovací směs (EMC) a utěsnit ji. Zapečetěný čip je konečná podoba.

05 Test balení

Čipy, které již mají svou finální podobu, musí projít i závěrečným defektním testem. Všechny hotové polovodičové čipy, které vstupují do závěrečného testu, jsou hotové polovodičové čipy. Budou umístěny ve zkušebním zařízení a nastaveny různé podmínky, jako je napětí, teplota a vlhkost pro elektrické, funkční a rychlostní zkoušky. Výsledky těchto testů lze použít k nalezení vad a zlepšení kvality produktu a efektivity výroby.

Evoluce obalové techniky

Jak se zmenšuje velikost čipu a zvyšují se požadavky na výkon, obaly prošly v posledních letech mnoha technologickými inovacemi. Některé balicí technologie a řešení orientované na budoucnost zahrnují použití depozice pro tradiční back-end procesy, jako je balení na úrovni waferů (WLP), bumping procesy a technologie redistribuční vrstvy (RDL), stejně jako technologie leptání a čištění pro front-end. výroba oplatek.

Co je pokročilé balení?

Tradiční balení vyžaduje, aby byl každý čip vyříznut z oplatky a vložen do formy. Balení na úrovni waferu (WLP) je typ pokročilé balicí technologie, která se týká přímého balení čipu stále na waferu. Proces WLP je nejprve zabalit a otestovat a poté oddělit všechny vytvořené čipy z waferu najednou. Ve srovnání s tradičním balením jsou výhodou WLP nižší výrobní náklady.

Pokročilé balení lze rozdělit na 2D balení, 2,5D balení a 3D balení.

Menší 2D balení

Jak již bylo zmíněno dříve, hlavním účelem procesu balení je vyslání signálu polovodičového čipu ven a hrbolky vytvořené na destičce jsou kontaktními body pro odesílání vstupních/výstupních signálů. Tyto hrbolky se dělí na vějířové a vějířové. První vějířovitý tvar je uvnitř čipu a druhý vějířovitý je mimo rozsah čipu. Vstupní/výstupní signál nazýváme I/O (vstup/výstup) a počet vstupů/výstupů se nazývá I/O count. Počet I/O je důležitým základem pro určení způsobu balení. Pokud je počet I/O nízký, použije se balení typu fan-in. Vzhledem k tomu, že se velikost čipu po zabalení příliš nemění, tento proces se také nazývá balení v měřítku čipů (CSP) nebo balení čipů na úrovni waferů (WLCSP). Pokud je počet I/O vysoký, obvykle se používá vějířové balení a kromě nárazů jsou vyžadovány vrstvy redistribuce (RDL), aby bylo umožněno směrování signálu. Toto je „balení na úrovni waferů (FOWLP)“.

2,5D balení

Technologie 2.5D balení může vložit dva nebo více typů čipů do jednoho pouzdra a zároveň umožňuje směrování signálů laterálně, což může zvýšit velikost a výkon balíčku. Nejrozšířenější metodou 2,5D balení je vložení paměti a logických čipů do jednoho pouzdra pomocí křemíkového interposeru. 2.5D balení vyžaduje základní technologie, jako jsou průchozí křemíkové průchody (TSV), mikro hrboly a RDL s jemnou roztečí.

3D balení

Technologie 3D balení dokáže vložit dva nebo více typů čipů do jednoho pouzdra a zároveň umožňuje vertikální směrování signálů. Tato technologie je vhodná pro menší a vyšší počet I/O polovodičových čipů. TSV lze použít pro čipy s vysokým počtem I/O a drátové propojení lze použít pro čipy s nízkým počtem I/O a nakonec vytvořit signální systém, ve kterém jsou čipy uspořádány vertikálně. Mezi základní technologie potřebné pro 3D balení patří technologie TSV a micro-bump.

Dosud bylo plně zavedeno osm kroků výroby polovodičových produktů „zpracování plátků – oxidace – fotolitografie – leptání – nanášení tenkých vrstev – propojení – testování – balení“. Od „písku“ po „čipy“ představuje polovodičová technologie skutečnou verzi „přeměny kamenů ve zlato“.

VeTek Semiconductor je profesionální čínský výrobcePovlak z karbidu tantalu, Povlak z karbidu křemíku, Speciální grafit, Keramika z karbidu křemíkuaOstatní polovodičová keramika. VeTek Semiconductor se zavazuje poskytovat pokročilá řešení pro různé produkty SiC Wafer pro polovodičový průmysl.

Máte-li zájem o výše uvedené produkty, neváhejte nás kontaktovat přímo.  

Mob: +86-180 6922 0752

WhatsAPP: +86 180 6922 0752

E-mail: anny@veteksemi.com